静电测试仪器专门用于静电的处理，需要远离水，油,溶剂和其他具有传导性的污染物。对暴露在如此的污染物中将会引起产品的电气绝缘故障。特别小心确定环境没有露珠形成。静电测试仪应该在一个湿度小于60%的环境下保存和使用。不要插入任何的物体于用于固定感应器的口子里面，不要有任何异物进入感应器的开口。静电测试仪不能在有腐蚀性的酸/碱烟或腐蚀性的气体如氯之类的环境中使用操作。正常的操作条件在它的铭牌上有列出。当不使用的时候,请关闭仪器。为了仪器精确的测量请将他正确的接地。如果跌落，此仪器很容易损坏。如果发生此类事情，它应该交由的技术人员做仔细的检查和必要的修理。此仪器为电子设备，其包含的传感器可能对机械的震动和冲击非常敏感。当然它也包含有一个微型处理芯片和电子电路,所以它不能在有许多电子噪音的环境中使用。

静电放电的测试组合

　　静电放电电流在IC中流动是有规律可循的，所以针对每个PIN做交叉放电分析是我们使用的最基本的测试方法。但是并非胡乱交叉测试就能得到结论，必须有一套正确而快速的测试方法作为测试的准则。下面以GJB548A-96方法3015中的要求，详细介绍各种静电放电的测试组合。

　　3．1 I／O脚对电源脚的静电放电测试

　　静电的积累可能是正的或负的电荷，因此静电放电测试对同一IC脚而言要求具有正负两种极性。对每一支I／O管脚而言，其对电源脚的HBM静电放电测试有下列四种ESD测试组合，其等效电路示意图如图3-图6所示。

　　（1）图3为PS-模式（Pin-to-Vss正极性）：Vss脚接地，正的ESD电压出现在该I／O脚对Vss脚放电，此时VDD与其他脚悬空。

　　（2）图4为NS-模式（Pin-to-Vss负极性）：Vss脚接地，负的ESD电压出现在该I／O脚对Vss脚放电，此时VDD与其他脚悬空。

　　（3）图5为PD-模式（Pin-to-VDD正极性）：VDD脚接地，正的ESD电压出现在该I／0脚对VDD脚放电，此时Vss与其他脚悬空。

　　（4）图6为ND-模式（Pin-to-VDD负极性）：VDD脚接地，负的ESD电压出现在该I/O脚对VDD脚放电，此时Vss与其他脚悬空。

　　3．2 Pin-to-Pin的静电放电测试

　　静电放电可能出现在IC的任何两只管脚之间，若该两只管脚之间无直接的相关电路，共同使用的是VDD与Vss电源线相连接，就有可能出现当ESD放电发生在不相干的两只IC脚之间时，静电放电电流会先经过某部分电路流向VDD或Vss电源线上，再由VDD或Vss电源线连接流向另一只IC脚，再由那只IC脚流出IC。但是如果每一个IC的两只管脚之间都要做测试，那么一个40HN的IC便要有1560种排列组合的ESD测试，这样太浪费时间。因此测试标准便规定了改良式的测试方法。如图7-图8所示，即所谓的Pin-to-Pin测试。在该种方法的测试组合中，也按静电放电的正负两种极性分成两种测试模式：

　　（1）图7为正极性模式：正的ESD电压出现在某一I／O脚，此时所有其他I／O脚全部接地，但所有的VDo脚与Vss脚都悬空。

　　（2）图8为负极性模式：负的ESD电压出现在某一I／O脚，此时所有其他I／O脚全部接地，但所有的VDD脚与Vss脚都悬空。

　　3． 3 VDD-to-VSS静电放电测试

　　静电放电也可能发生在VDD脚与VSS脚之间，因此对VDD脚与Vss脚有下列测试组合，其等效电路示意图如图9-图12所示

　　（1）图9为VDD-正极性模式：正的ESD电压出现在VDD脚，此时Vss接地，但所有的I／O脚都悬空。

　　（2）图10为VDD-负极性模式：负的ESD电压出现在VDD脚，此时Vss接地，但所有的I／O脚都悬空。

　　（3）图11为Vss-正极性模式：正的ESD电压出现在Vss脚，此时VDD接地，但所有的I／O脚都悬空。

　　（4）图12为Vss-负极性模式：负的ESD电压出现在Vss脚，此时VDD接地，但所有的I/O脚都悬空。

　　这里需要做一些说明：在一个IC中，各个管脚的功能有所不同。可能有两个或两个以上标注为相同名称的电源脚（例如：Vcc、VDD、Vss、analog、GND、digital、GND等等），按照标准的规定，只要这些电源脚在内部是通过金属连接或欧姆连接，两个电源脚之间的引线电阻小于2Ω，就可以把这一组电源脚或接地脚连在一起，看成是一个VDD Grouppin或VssGrouppin，其他IC脚分别对其进行静电测试。否则就应该把这些VDD或Vss看成是各自独立的，其他脚分别按照以上的测试组合对其进行测试。除了电源脚以外的其他各种类型的管脚，比如数据、地址、读写控制、时钟、基准和补偿等管脚，在静电测试时不用考虑其管脚的功能，只把他们看成是Inputpin或Outputpino。