视频字符叠加技术的四种实现方案
时间：2014-11-08 阅读：3513
-
提供商
深圳市西物力洋光电技术有限公司 -
资料大小
203KB -
资料图片
-
下载次数
141次 -
资料类型
doc -
浏览次数
3513次
１通用中小规模集成电路实现方案
本方案属“图解显示控制”型，全部采用逻辑门、计数器、移位寄存器等通用中小规模集成电路实现单路视频字符及时间叠加。
其基本工作原理如下：ＣＰＵ从ＲＯＭ字库中取出要显示字符的点阵数据，根据所设定的在屏幕上的显示位置，送到显示ＲＡＭ的对应位置中去；然后由计数电路对显示ＲＡＭ
进行扫描，将字符点阵信号并行读出；zui后经过并串变换电路转化为串行码输出；再与视频图象信号叠加后送监视器屏幕显示。
一是视频同步信号提取电路。现在市场上已有不少可实现行、场同步信号分离的集成电路，如ＬＭ１８８１等，但成本较高。我们使用分立模拟元件设计了该电路，性能十分稳定可靠，同时大大降低了成本。原理图如图１所示。
关于字符点阵数据在显示ＲＡＭ中的存放，一般的作法是一种称之为“屏幕存储映像”的方式，其特点是屏幕上每一个象素点都与一位ＲＡＭ存储单元对应，要对屏幕上字符的显示进行编辑十分简单。但这种方式占用ＲＡＭ单元较多，需要大容量ＲＡＭ。我们考虑到一般情况下要在屏幕上显示的字符较少（大多为一行标题、一行时间），屏幕上的大部分地方都是空白的。所以我们只在显示ＲＡＭ中生成屏幕上两行字符的映像，字符在屏幕上显示的行位置取决于其在ＲＡＭ区的存储位置，而列位置则由单片机单独发出控制脉冲来控制，这样就大大节省了显示ＲＡＭ的存储单元。我们称之为“行存储映像”。以上两点可供大家借鉴。
２基于ＦＰＧＡ的多路实现方案
上面介绍的方案要实现单路字符叠加需用中小规模集成电路十余片，显然要实现多路显示过于复杂，可靠性差。现在随着大规模可编程逻辑器件的普及，其价格也在不断降低。我们就有可能在共用一片ＣＰＵ、字库ＲＯＭ和实时时钟的前提下，利用ＦＰＧＡ集成若干路独立的显示ＲＡＭ计数扫描电路，实现多路时间字符叠加。
多路显示中要求每一路有独立的显示ＲＡＭ区，zui简单的办法是设置多片ＲＡＭ，但是这样大大增加了电路的复杂性，成本也比较高。我们也可以采用一片大容量的ＲＡＭ，在其中分别划出四个区域作为四个屏幕的显示ＲＡＭ。但一片ＲＡＭ不可能同时输出四路的字符点阵数据，也就是说必须解决ＲＡＭ的时分复用问题，才能做到多路的同时显示。这里简要介绍一下我们的实现方案（以四路为例）。设字符数据串行输出移位时钟为５ＭＨｚ，则移位寄存器的置数时钟应为５ＭＨｚ的８分频，即６２５ｋＨｚ。要实现四路连续显示，就应以６２５ｋＨｚ的４倍频——２．５ＭＨｚ的频率分别从显示ＲＡＭ中的各个存储区域中取出字符点阵数据，经过锁存置入四个输出移位寄存器。这种方法必须使ＲＡＭ的地址具有各路计数扫描控制下的快速跳转能力，这就要求采用一个大规模的多路开关（如果ＲＡＭ用６２２５６的话就需１５路四选一开关）来实现ＲＡＭ地址线的切换。以上方案的原理框图如图２。
３基于ＡＴ９０Ｓ１２００单片机的实现方案
以上两种方案都是用硬件电路实现对显示ＲＡＭ的计数扫描和点阵数据的移位输出，实际上，我们*可以利用软件实现这样的功能。如果要用软件实现字符点阵数据的输出，其速度必须满足以下两个条件：一是能够以５ＭＨｚ的频率将数据串行输出；二是在视频信号行场消隐期内要完成字符数据的读取和与主控ＣＰＵ的通讯等操作。常用的５１系列单片机外接１２ＭＨｚ时钟时一条单周期指令的执行时间为１μｓ，显然无法满足上面的要求。因此我们选用ＡＴＭＥＬ公司新推出的ＡＴ９０Ｓ１２００型单片机。其内部有１Ｋ的ＦＬＡＳＨ程序存储器和６４字节Ｅ２ＰＲＯＭ数据存储器，内置有模拟比较器和看门狗，通过ＳＰＩ口可以串行下载程序而不必通过的编程器。更重要的是，它是一种ＲＩＳＣ精简指令集单片机，其大部分指令为单周期指令。外接１６ＭＨｚ时钟时每条指令仅需０．０６～０．１２μｓ，*可以满足视频字符叠加数据串行输出的要求。
当然，采用单片机软件实现字符叠加时也有许多具体的问题要考虑。ＡＴ９０Ｓ１２００单片机的指令执行速度完够满足要求，但是它内部没有大容量的ＲＡＭ存储器，无法实现前面提到的“屏幕存储映像”或“行存储映像”的内置化，也不易外接存储器，只能以串行通讯的方式由外部主控机发给。为了保证显示的连续性，通讯只能在视频信号消隐期内完成（当然还要完成其他必要的操作）。要在消隐期内完成大量字符点阵数据的传输显然是不可能的。幸运的是，实际使用中监视器上显示的汉字标题信息一般是不变的，只有以数字表示的时间信息是每秒钟变化。针对这种情况，我们利用ＡＴ９０Ｓ１２００单片机内部的可以按字节寻址的６４字节Ｅ２ＰＲＯＭ来存储０～９十个数字以及“：”、“—”等用于时间显示的字符点阵，还有其它的诸如显示位置等不经常修改的变量。片内１Ｋ字节ＦＬＡＳＨ不能按字节寻址，用作程序存储器，要显示的汉字点阵数据包含在程序中。这样在使用时主控ＣＰＵ只需将当前时间值传给ＡＴ９０Ｓ１２００，大大减少了通讯的数据量，使之可以在场消隐期内完成，保证时间的连续显示。当显示的汉字标题要更改时，由主控ＣＰＵ从外部字库ＲＯＭ中取出新的点阵数据，将其拼接在ＡＴ９０Ｓ１２００程序代码的对应位置，再通过ＳＰＩ口对ＡＴ９０Ｓ１２００进行串行编程，编程完毕后恢复正常显示。我们采用ＡＴＭＥＬ８９Ｃ５１单片机作主控机，６片ＡＴ９０Ｓ１２００单片机作显示执行机，行场同步信号分别利用ＡＴ９０Ｓ１２００模拟比较器和Ｉ／Ｏ口输入。由于ＡＴ９０Ｓ１２００没有标准的ＵＡＲＴ串口，我们利用其Ｉ／Ｏ管脚自定义了一种串行通讯协议，从而实现了六路时间字符叠加。这种方案电路非常简单，并且多路实现时成本很低，是一种值得推广的方法。
４基于μＰＤ６４５３字符叠加芯片的实现方案
μＰＤ６４５３是ＮＥＣ公司推出的视频字符叠加芯片，它zui多可以同时显示１２行２４列１２×１８点阵的字符。芯片内部固化了２４０个日文、英文字母和数字等字符的字模，还有１６个字符的空ＲＡＭ区供用户添入自定义字符。μＰＤ６４５３的显示编辑功能非常强大，它的控制方式也非常灵活简单。它共有５条单字节指令、６条双字节指令和１条三字节指令，所有的指令均串行输入μＰＤ６４５３，使用非常方便。限于篇幅，有关μＰＤ６４５３的性能不再赘述，这里只简要介绍一些我们设计过程中的经验。
首先，对于我国的用户来说，大量的汉字都没有固化在μＰＤ６４５３芯片内部，需要将其先写入片内１６个字符的空ＲＡＭ区，再发出指令让其显示出来。μＰＤ６４５３内部的字模（包括１６个字符的空ＲＡＭ区）均为１２×１８点阵，而１２×１８点阵的汉字字库很难找到。我们考虑了两种方案：一是利用１２×１２点阵字库数据直接写入片内ＲＡＭ区，这样两行汉字之间会有一些间隔，但多数情况下只需显示一行汉字，在显示精度要求不高的情况下可以采用这种方法。二是利用１６×１６点阵或更高的点阵字库写入，使几个字符拼成一个汉字，这样显示精度很高，但软件处理较为复杂。在实际使用中我们提取出ＵＣＤＯＳ中的１２×１２点阵一级字库，将其固化在１２８ＫＲＯＭ２７０１０中，利用键盘控制可以将任意字符送到屏幕上显示。第二，μＰＤ６４５３显示字符的大小有单倍、双倍、三倍和四倍模式，但有时单倍显示的字符仍然嫌大。我们注意到μＰＤ６４５３外接的电感电容振荡电路对显示字符的横向长度影响很大，但芯片手册上并未给出具体的参数值。经过反复试验，我们认为电感取１５μＨ，电容取５６ｐＦ比较合适。若稍微调整电感值，则可改变显示字符横向尺寸，使用时可根据自己的需要选用。
以上介绍了四种视频时间字符叠加的方案和我们在设计中的一些经验。相比较而言，*种中小规模集成电路的方案电路较为复杂，只适用于单路设计。随着芯片和单片机技术的发展，这种实现方案应逐渐被淘汰。第二种基于ＦＰＧＡ的实现方案在原理上与*种类似，只是利用可编程逻辑器件集成了大量中小规模集成电路，电路规模简化了不少，实现也较为方便，但还受到价格的制约。第三种基于单片机的实现方案利用软件实现了硬件扫描电路的功能，并且十分灵活，成本也很低。它的缺点是只适用于显示字符相对较少的场合，若显示字符很多软件就过于复杂，很难保证连续显示。第四种基于字符叠加芯片的方案功能很强，适用于显示字符较多的场合，并且价格适中。我们认为在要求显示字符较少的情况下（例如仅显示一行标题、一行时间），可以选用第三种基于单片机的实现方案；若显示的字符较多且位置复杂，第四种方案较为合适。