TES60是北京青翼科技研发的一款基于FPGA与DSP协同处理架构的双目交汇视觉图像处理系统平台，该平台采用1片TI的KeyStone系列多核浮点/定点DSP TMS320C6678作为核心处理单元，来完成视觉图像处理算法，采用1片Xilinx的Kintex-7系列FPGA XC7K325T作为视频协处理单元，来完成视频图像的编解码、缓存以及预处理。

技术指标

FPGA+多核DSP协同处理架构；

视频图像接口性能：

 1. 1路CameraLink Base数字视频输入；

 2..1路PAL制模拟复合视频输入，分辨率720x576，25帧/秒；

 3. 1路PAL制原始视频输出，分辨率720x576，25帧/秒；

 4.1路PAL制处理后视频输出，分辨率720x576，25帧/秒；

 5.1路HD-SDI高清数字视频输入，分辨率1920x1080@30p；

 6.1路HD-SDI高清原始视频输出，分辨率1920x1080@30p；

 7.1路HD-SDI高清处理后视频输出，分辨率1920x1080@30p；

 8.路DVI显示输出接口，支持1080P分辨率；

处理性能：

1. DSP定点运算：40GMAC/Core*8=320GMAC；

2. DSP浮点运算：20GFLOPs/Core*8=160GFLOPs；

动态存储性能：

 1.DSP处理节点：64位，4GByte DDR3-1333 SDRAM；

 2. FPGA处理节点：64位，2GByte DDR3-1600 SDRAM；

互联性能：

1. DSP与FPGA：SRIO x4@5Gbps/lane；

2.DSP与FPGA：PCIe x2@5Gbps/lane；